Diseño y construcción de un codificador y decodificador para un código convolucional
Una de tantas maneras de detectar y corregir errores es por medio de la codificación usando códigos convolucionales o recurrentes. En este caso se ha diseñado e implementado un codificador-decodificador con restricción de longitud 6 capaz de detectar y corregir errores aleatorios y ráfagas de hasta...
| 主要作者: | |
|---|---|
| 其他作者: | |
| 格式: | bachelorThesis |
| 語言: | spa |
| 出版: |
2014
|
| 主題: | |
| 在線閱讀: | http://dspace.ucuenca.edu.ec/handle/123456789/6541 |
| 總結: | Una de tantas maneras de detectar y corregir errores es por medio de la codificación usando códigos convolucionales o recurrentes. En este caso se ha diseñado e implementado un codificador-decodificador con restricción de longitud 6 capaz de detectar y corregir errores aleatorios y ráfagas de hasta 4 errores. Estas características pueden ser incrementadas según el diseño pero no indefinidamente debido a los requerimientos de memoria y de velocidad en el decodificador. La velocidad del código es 1/2, es decir velocidad doble en el canal. El decodificador usa el algoritmo de Verosimilitud Máxima de Viterbi, el cual es ejecutado por un microcontrolador 87C51. |
|---|